SiC器件-芯片可靠性之经时介电层击穿（Time Dependent Dielectric Breakdown,TDDB）测试

发布时间: 2024-06-12 浏览次数： 次

1. 氧化层击穿机制

随着氧化层上施加的电压越来越大，氧化层在直接隧穿和FN隧穿作用下电流变大。 空穴在这个过程中也随之产生，由于这些空穴在氧化层中几乎没有移动力，他们对氧化层产生了不可忽略的损伤。 一种对于氧化层击穿的解释是：这些空穴(电子)导致了氧化层中中性电子陷阱的增多。当存在足够多的这种陷阱的时候，就会形成一条由陷阱组成的从栅极到衬底的导通通道，从而产生很大的电流而热击穿。

2 .μ-TDDB:电压-经时介电层击穿

在一定的温度下对栅氧化层施加恒定电压，并对穿过栅氧化层的漏电流进行监测，当漏电流超过某个值(例如，1μA),此时间即为介电击穿故障时间。

3. J-TDDB:电流-经时介电层击穿

另外一种描述栅氧化层击穿的方法是击穿电荷测试(Qm)。在击穿电荷测试中，对栅氧 化层施加恒定的电流，并对穿过栅氧化层的电压进行监测，当栅氧化层电压突然降低，我们认为栅氧化层被击穿了。这个击穿时间即为故障时间(t_bd),Qm是固定电流和tm的乘积。击穿电荷测试(Q_bd)对于非易失性记忆体(nonvolatile memories)尤其重要，例如EEPROM、Flash, 因为Tunnel oxide 的耐久性是由Q_bd来决定的。

4. 失效模型

TDDB的常用解释模型有1/E模型、E模型。

1）空穴击穿模型又称为1/E模型

当电子从多晶硅注入时，一些具有足够高能量的电子可以直接越过3.1eV的阴极势垒而被SiO2电场加速到达阳极。另一些能量较低的电子则通过F-N隧穿到SiO2的导带或者直接隧穿到阳极。

如果栅氧化层上加的电场大于5MV/cm F-N隧穿将占主导地位，但当栅氧化层厚度小于5nm时直接隧穿将成为主导。当电子在高电场下穿越氧化层时将会和晶格碰撞发生散射。到达阳极后电子将释放能量给晶格导致Si-O键的损伤产生电子陷阱和空穴陷阱。另一方面，加速后的电子在阳极与晶格发生碰撞电离，产生的空穴又隧穿回氧化层形成空穴隧穿电流。由于空穴的迁移率比电子迁移率要低2~3个数量级所以空穴很容易被陷阱俘获。这些被俘获的空穴又在氧化层中产生电场使缺陷处局部电流不断增加形成正反馈，陷阱不断增多当陷阱互相重叠并连成一个导电通道时氧化层被击穿。1/E模型建立在F-N隧穿电流的基础上，适用于高电场高电流的情况。

2）热化学击穿模型又称E模型

E模型假设氧化层老化和击穿是一个热动力学过程，热应力和外加电场的作用使Si-O-Si键角度变大，由开始的120°夹角增加至150°夹角以上，形成氧空位结构，出现Si-Si弱键。Si-Si键断裂后出现SP2杂化，出现空穴陷阱。在增强电场的作用下加速共价键的断裂，从而导致栅氧化层击穿。E模型不仅适用于高电场高电流的情况，也适用于低电场低电流的情况。但当栅氧化层进入超薄阶段时，失效机理发生改变，E模型不能很好解释氧化层击穿过程。

3）氢释放模型又称幂指数模型

实验研究发现超薄氧化层的经时击穿模型服从幂指数模型。隧穿电子在阳极端SiO2和Si交界面释放出H离子，H离子在外加电压的作用下穿过氧化层并与uy氧化层内的缺陷交互作用对氧化层造成损伤，最后形成欧姆导电通道，氧化层击穿。

3. 测试方法

经时效应测试主要方法是在MOS电容上进行应力加速测试。电压应力加速实验通常有（1）恒定电流法（CCS），（2）恒定电压法（CVS），（3）斜坡电压法（RVS）和（4）斜坡电流法（RCS）等几种测试方法。一般选用恒定电压法来做经时效应的测试。恒压法是在保证电应力不变的状态下提取器件参数，可以在稳定电压的同时改变温度状况。

a. 芯片筛选。测量芯片的基本电学特性，对样品的转移特性和输出特性进行测量，同时检测栅极漏电流，筛选掉不符合要求的样品。

b. 设定初始条件。给定芯片初始电压应力和温度应力。通常选择三种不同电压，不同温度条件，有利于模型参数提取。

c. 漏电流测量。加速应力测试过程中，需监控器件的漏电流作为器件是否失效的判定依据。

d. 记录失效时间。由测试软件自动记录，判断的标准通常采用JESD标准，两个相邻点的漏电流比值超过200%时器件发生击穿现象。

e. 中位寿命提取。将不同样品的失效时间表示在对数正太概率图中，做威布尔分布拟合，得到累计失效概率与应力作用时间的关系，即可求出中位寿命。

4. 改善措施

通过比较TDDB值及其失效分布可以评估集成电路氧化、退火、抛光、清洗、刻蚀等工艺对栅氧化层质量的影响，尤其对超薄栅氧化层的可靠性评价。工艺加工过程采取各种有效清洁措施，防止沾污。热氧化采用二步或三步氧化法生长SiO2层。可以用CVD生长SiO2或掺氮氧化以改进栅氧质量。