技术咨询
留言反馈
一、IDSS 标准名词定义
IDSS：漏源截止漏电流英文全称：Drain-Source Leakage Current
标准电气定义：
在栅极与源极短接，VGS=0V，器件完全关断的前提下；
在漏源极之间施加规格书指定的额定VDS高压；
在指定基准温度下（常温 25℃、高温 150℃/175℃）；
器件处于关断稳态时，流过漏极到源极的微小反向漏电流。
通俗解释：
SiC MOS 已经完全关断、不给开通电压，
D、S 之间加上高压，本应近乎绝缘，
但实际上仍会有微弱漏电，这个电流就是 IDSS。
二、IDSS底层器件物理原理
1. 硅 MOS 与 SiC MOS 漏电机理差异
硅 MOSFET 关断漏电流主要来自：
PN 结反向饱和漏流 + 表面沟道残余导通。
SiC MOSFET 漏电机理更特殊：
- SiC 禁带宽度更大，本征载流子浓度低，本征基础漏流天然比硅更小；
- 存在栅氧界面缺陷、晶格空位、衬底微缺陷，高压下诱发隧穿漏电；
- 高压工作时，漂移区耗尽层横向延伸，产生雪崩诱发漏电流；
- 温度升高，晶格本征载流子大量激发，IDSS 随温度呈指数级飙升。
核心一句话机理
SiC MOS 即便栅极零压完全关断，
受界面缺陷、高压耗尽层效应、高温本征激发共同作用，
依然存在稳态微小漏电，即为IDSS。
三、SiC与硅基MOSFET 栅极偏置的核心差异（重点）
测试IDSS时，栅极偏置方式的选择，是SiC与硅基MOSFET的关键区别，也是工程师易踩的误区，具体拆解如下：
1. 硅基MOSFET的常规测试习惯传统硅基MOSFET测试IDSS时，行业普遍采用“栅源短接、VGS=0V”的偏置方式。由于硅基MOSFET阈值电压较高，且栅氧界面特性相对稳定，0V栅压即可实现器件可靠关断，满足常规测试的精度需求，数据重复性较好。
2. SiC MOSFET的特性特殊性与硅基MOSFET不同，SiC MOSFET存在两个核心特性，导致仅用VGS=0V测试IDSS存在局限：
（1）SiC MOSFET的阈值电压VGS(th)普遍偏低，且栅氧界面易存在态电荷，易诱导表面沟道残留；
（2）高温工况下（如150℃、175℃），SiC的阈值电压会进一步漂移，关断能力下降。
若仅采用VGS=0V偏置，难以完全抑制表面残留的微弱反型沟道，会引入额外的假性导通电流，导致实测IDSS数值偏大，无法真实反映器件本身的高压漏电水平，甚至可能误判器件品质。
3. SiC MOSFET IDSS测试的合理偏置方式在SiC MOSFET的工程测试与规格评估中，有一部分器件并非强制要求必须施加栅极负压，但从测试严谨性、数据一致性以及可靠性评估的角度来看，按数据手册推荐的关断负压（如-5V、-10V、-15V）进行栅极偏置，会更规范、更合理。
栅极负压的核心作用的是：充分耗尽表面残留沟道，抵消栅氧界面电荷的影响，确保器件处于真正的完全关断状态。尤其在高温、高压测试工况下，施加推荐负压能让IDSS测试结果更贴近器件的真实固有漏电特性，减少测试误差，为器件可靠性评估提供更精准的数据支撑。
四、IDSS 对整机电路与可靠性的实际影响
- 增加静态待机损耗设备停机、待机、空载工况下，多只器件漏电叠加，形成持续静态功耗，拉高整机待机能耗。
- 存在热失控风险IDSS是正温度系数： 温度升高 → 漏电流变大 → 发热增加 → 温度继续攀升 密闭高温工况、多管并联场景下，极易形成恶性循环，诱发热失控。
- 反映晶圆与栅氧品质IDSS超标，直接对应：晶圆工艺缺陷、栅氧界面劣化、封装绝缘微漏电，是器件早期失效的重要前兆。
- 影响多管并联均流一致性同规格 SiC MOS 若 IDSS 离散性大，高温关断状态下漏电不一致，会导致单管负荷偏重，加速老化衰减。
- 量产筛选核心判定指标IDSS超出规格书阈值，直接判定为电性不良，不可上机使用，属于硬性失效参数。
五、看数据手册 IDSS 必须盯紧的三个条件
读取SiC MOSFET数据手册中的IDSS数值时，不能只看电流大小，必须同步关注其测试限定条件，否则数据无参考意义，三大核心条件如下：
1. 栅极偏置条件：硅基MOSFET多标注VGS=0V；SiC MOSFET需重点关注手册推荐的关断负压偏置条件（如-5V），测试时需严格匹配该条件，才能保证数据的一致性。
2. 漏源电压VDS：IDSS测试需施加器件额定耐压等级对应的VDS（如650V、1200V、1700V），不同VDS下的IDSS数值差异较大，未匹配额定VDS的测试数据无效。
3. 温度条件：数据手册通常会同时给出25℃常温与150℃/175℃高温下的IDSS典型值，仅看常温数据无法评估器件在实际高温工况下的漏电劣化特性，需结合高温数据综合判断。事实上这也是合理的，在实际测试中，有AI服务器电源的客户反馈在高温下，某国产SiC MOSFET高温下漏电非常严重，器件可靠性成谜。
六、测试IDSS必须注意的专业细节
- 必须等待完全热平衡IDSS 对温度极度敏感，温度轻微漂移都会带来电流读数偏移，需等待数值彻底稳定后再采集，不能固定时间粗放测量。
- 规避气流与环境温场扰动空气对流、气流波动会造成器件表面温度微幅波动，直接引发 nA/μA 级漏电流漂移，微弱漏电测试必须保持温场静态、无对流干扰，最好是无风型加热。
- 晶圆必须采用屏蔽IDSS与V(BR)DSS其实在测试环境下几乎差别很小，在很多时候客户反馈，在晶圆级测试时击穿电压相较于之前测试电压发生降低，IDSS增大。这时候往往是因为未将探针台（PROBE STATION）屏蔽门关好、探针台内部灯源未关闭。未关闭的灯源会产生光生载流子，干扰器件漏电特性与击穿特性；屏蔽门未关严则会引入外部电磁干扰、杂散信号，导致测试数据失真，因此晶圆级测试时，必须确保探针台屏蔽门关闭、内部灯源熄灭，保障测试环境的密封性与无干扰性。 总结
- 严禁栅极悬浮测试工装必须保证 G 极可靠短接 S 极，一旦栅极悬浮感应出微弱电压，会直接改变导通状态，IDSS 测试结果完全失真。特别是SiC器件阈值电压偏低，且栅氧界面易存在态电荷，易诱导表面沟道残留，本身容易误导通，且高温下阈值电压更容易漂移，因此必须避免此情况发生。建议采用关断负压设置栅极偏置，相比零偏置测试，能有效减少假性导通电流的影响，数据更严谨、重复性更好。在实际测试中优先选择S端为0V/GND，G端优先选择负压（优先按数据手册推荐）与0V。选择将S端与G端接0V优于接GND，因为0V是稳定的电位基准，可有效规避“仪器地”与“测量地”之间的微小电位差带来的干扰，进一步保障测试精度。一定避免某一端悬空。
- 高低温分开测试比对只测常温无法反映真实可靠性，必须在常温、额定高温分别测试，观察漏电随温度的恶化幅度，评判器件品质裕量。
七、总结
IDSS是SiC MOSFET高压关断工况下的固有漏电流，其大小由栅氧界面特性、高压耗尽层效应与高温本征激发共同决定，是衡量器件关断绝缘性能与可靠性的核心参数。
与传统硅基MOSFET不同，SiC MOSFET仅采用零栅压测试IDSS，往往难以完全抑制表面残留沟道，导致数据失真；按数据手册推荐施加关断负压进行偏置，是更规范、更合理的工程测试方式，能让漏电数据更真实、更具参考价值。
在实际应用与测试中，需重点关注IDSS的测试限定条件，规范测试流程，结合常温与高温数据综合评估，才能精准评判SiC器件的真实性能与品质，规避因漏电异常导致的电路故障与可靠性风险。
本系列将持续连载，欢迎大家在评论区友好交流，请期待下期内容！
